Medipix 3 像素布局、工作模式和像素結構

像素布局

像素矩陣由256 x 256像素的方陣構成，不同布局的2×2像素方陣組成一個簇（Cluster）。非彩色模式連接所有像素（55 μm x 55 μm）到傳感器。彩色模式僅連接上圖中的像素P1，每個像素測量110 μm x 110 μm面積。上圖給出了像素1與矩陣邊緣的距離。

工作模式

每個像素可配置為3種工作模式：單像素模式（Single Pixel Mode, SPM）、電荷求和模式（Charge Summig Mode, CSM）和彩色模式（Color Mode）：

1.         CSM模式的每4個像素組成的簇（每個像素收集傳感器55 μm x 55 μm面積的電荷）的電荷相加，電荷最終被分配給電荷量最大的那個像素。這保持了55μm空間的分辨率，同時消除因傳感器電荷擴散導致的譜失真。

2.         SPM模式的每個像素與相鄰的像素無關。

3.         彩色模式下，每個簇的4個像素為1組，是一個探測單元。這種模式主要用于110 μm x 110 μm大像素。彩色模式也可工作與SPM或CSM模式。

讀出/寫入模式

Medipix 3有兩個計數(shù)器，因此每種工作模式都有兩種讀寫模式：

l  順序讀寫（Sequential Read-Write, SRW）

l  連續(xù)讀寫（Continuous Read-Write, CRW）

順序讀寫模式即曝光、讀出、曝光、讀出、……，類似于全幀式CCD相機的工作模式。這種模式下，可將兩個計數(shù)器當做一個計數(shù)器，計數(shù)深度可達24bit。

連續(xù)讀寫模式利用兩個計數(shù)器交替計數(shù)，如每幀曝光時間≥幀讀出時間，就可以實現(xiàn)連續(xù)曝光。這種模式下，最大計數(shù)深度為12bit。

當然，每個計數(shù)器可配置為其它計數(shù)深度。

如果是彩色模式，每個像素有8個12bit計數(shù)器，連續(xù)讀寫模式下，計數(shù)深度可達48bit，足以用彩色表示計數(shù)器。

結構

每個像素包含模擬和數(shù)字電路，原理框圖如下：

Input Pad（輸入腳）傳感器信號在反饋電容C_F上積分，電壓正比于電荷量。一價半高斯成形電路處理前放輸出，將前放輸出電壓轉換成電流，電流大小正比于收集的電荷量。電流送入4個像素共用結點，在結點處相加后，再與鑒別閥輸入比較。鑒別閥是像素模擬部分和數(shù)字部分的接口。數(shù)字部分包括控制邏輯單元、13個配置bit、仲裁電路（將信號分配到4個像素中的哪一個）和兩個12bit的計數(shù)器。

Block diagram of the pixel cell. The induced charge in the input pad is integrated in the feedback capacitance (CF). A first order semi-gaussian shaper processes the output of the preamplifier and transforms it into a current with an amplitude proportional to the collected charge. The current is sent to a node common to the four adjacent pixels where the summing is done. The result is compared with a certain threshold using a discriminator that acts as the interface between the analog and the digital parts. The digital part contains some control logic, 13 configuration bits, arbitration circuits (that decide to which pixel the charge is assigned), and two 12-bit counters

模擬部分：

l  電荷靈敏放大器（Charge Sensitive Amplifier, CSA），反饋電容14fF，增益11.44mV/ke^-。CSA采用Krummenacher體系結構，補償探測器泄漏電流?？梢蕴幚碚姾桑昭ǎ┖拓撾姾桑娮樱?/span>Polarity Bit極性比特設置）。

l  一階半高斯成形器（first order semi-gaussian shaper），時間常數(shù)~100ns

l  兩個比較器A和B（DISC A和DISC B），局部閾值修剪bit為5bit，基準為全局閥Global

l  電流加和電流（圖中帶圈的+號）

數(shù)字部分：

l  簇共用控制邏輯電路和仲裁電路（Cluster Common control logic + Arbitration circuity）

l  兩個12bit計數(shù)器Counter A和Counter B

l  像素配置寄存器（Pixel Configuration Register, PCR），13bit（上圖未畫出）

信號處理過程：

1.         像素收集的電荷經CSA放大，得到幅度與電荷量成正比的電壓信號；

2.         CSA輸出信號經一價半高斯成形電路成形、濾除噪聲，轉換成8路大小正比于像素收集電荷量的電流，其中2路送入自身的兩個比較器的加和結點，其它6路送入相鄰3個像素的6個比較器加和結點；

3.         CSM模式，求和后電流最大的像素計數(shù)器增加1，極端情況下，求和后像素電流相等，則隨機分配。SPM模式，則像素計數(shù)器增加1。

像素還可以設置TestBit測試比特，引入測試脈沖（通過軟件配置像素工作模式）進行模擬和數(shù)字部分的測試。

上述內容由我司Jerry Huang 整理收集，僅用于知識的分享和共同學習，未經過同意不得擅自轉載。